Requested Patent:

JP6077405A

Title:

LOW-VOLTAGE TRIGGER ESD PROTECTING CIRCUIT ;

Abstracted Patent:

JP6077405;

**Publication Date:** 

1994-03-18;

Inventor(s):

CHATTERJEE AMITAVA; THOMAS L PORGREEN;

Applicant(s):

TEXAS INSTR INC It; Tigt; ;

**Application Number:** 

JP19910192239 19910731;

Priority Number(s):

IPC Classification:

H01L27/04; H01L23/60;

Equivalents:

ABSTRACT:

PURPOSE: To prevent electrostatic discharging(ESD) in an integrated circuit in general.

CONSTITUTION: This electrostatic discharge protecting circuit has a primary protecting switch 14 which can stand a high voltage stress, and this switch is triggered by a low voltage trigger element 13a. This primary protecting switch 14 can have a bipolar transistor or a semiconductor controller rectifier. This trigger element 13a is preferably an element of the same type as that of an output circuit element requiring protection.

# (19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

# (11)特許出願公開番号

# 特開平6-77405

(43)公開日 平成6年(1994)3月18日

(51) Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 27/04 23/60

H 8427-4M

H01L 23/56

В

# 審査請求 未請求 請求項の数1(全 6 頁)

(21)出願番号

特願平3-192239

(22)出願日

平成3年(1991)7月31日

(31)優先権主張番号 560681

(32)優先日

1990年7月31日

(33)優先権主張国

米国 (US)

(71)出願人 590000879

テキサス インスツルメンツ インコーポ

レイテツド

アメリカ合衆国テキサス州ダラス、ノース

セントラルエクスプレスウエイ 13500

(72)発明者 アミタヴァ チャータジー

アメリカ合衆国 テキサス州 75044 ガ

ーランド ポスト オーク 3409

(72)発明者 トーマス エル ポルグリーン

アメリカ合衆国 テキサス州 75229 ダ

ラスダーピーシャー 3214

(74)代理人 弁理士 中村 稔 (外7名)


# (54) 【発明の名称】 低電圧トリガ式ESD保護回路

### (57) 【要約】

(修正有)

【目的】 一般的に集積回路に関し、特に、このような 集積回路用の静電放電(ESD)を防止する方法および 装置に関する。

【構成】 静電放電保護回路は、高レベルの電圧ストレ スに耐える一次保護スイッチ14を有し、このスイッチ は低い電圧のトリガ素子13 aによってトリガされる。 この一次保護スイッチ14は、パイポーラ・トランジス タ21または半導体制御整流器を有することができる。 このトリガ素子13 aは、保護を必要とする出力回路素 子と同じタイプの素子であることが好ましい。



1

#### 【特許請求の範囲】

【請求項1】 静電放電保護回路において、上記の回路 は:低電圧トリガ素子に接続され、この素子によってト リガされる一次保護スイッチによって構成されることを 特徴とする回路。

# 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、一般的に集積回路に関 し、特に、このような集積回路用の静電放電 (ESD) を防止する方法および装置に関する。

#### [0002]

【従来の技術】集積回路チップ・バッケージを取り扱う 間に、静電放電によって、この集積回路チップ上の半導 体素子が破壊される可能性がある。一般的に、このよう な破壊の防止は、この集積回路チップ内に保護回路を組 み込むことによって行われる。一般的に、このような保 護回路は、半導体制御整流器 (SCR) のようなスイッ チを有し、これは比較的大きい電流を流すことができる が、この電流はESD事象によって生じる高電圧が存在 することに起因する。種々の素子を使用して、ESD事 20 象の期間中、保護された回路を基本的に分流させるのに 必要なスイッチ機能を設けることができる。例えば、種 々のSCRを使用して、必要なスイッチ機能を設けるこ とができる。このようなSCR構造は、横型SCR(L SCR) と呼ばれ、「A Process Toler ant Input Protection Circ uit for Advanced CMOS Pro cesses」という名称のRountree他による 文献(1988年EOS/ESDシンポジウムの会議 録、201ないし205頁)に詳しく説明されている。 このSCRを製造する一般的なCMOS技術は、R. A. Chapman他によるIEDM技術ダイジェス ト、1987年の362ないし365頁に掲載の「An 0. 8 Micron CMOS Technolo gy for High Performance L ogic Applications」に説明されてい

【0003】一般的に、高ESDストレスに耐えること ができるSCRまたは他の素子のトリガ電圧は、ESD 防止用の保護素子として単独で使用するには高すぎる。 したがって、このような素子は、一次保護として使用さ れる。一般的に、二次保護は、二次回路を使用すること によって与えられ、この二次回路は、一般的に、低クラ ンプ電圧を有し、一次保護素子のトリガ電圧に到達する まで、集積回路素子の保護を行う。一般的に、このよう な使用をすることは、現実問題として入力にのみ保護を 与えることに限定されるが、それはこのような回路内に 直列抵抗が存在することに起因する。これらの二次保護 回路に存在する直列抵抗は、通常このような集積回路の

2

の規格に従う必要があることに起因する。したがって、 このような二次保護回路は、一般的に、集積回路の出力 には適用できない。上述の「Low Voltage Triggering Semiconductor CONTROLLED Rectifier」という名 称の、テキサス・インスツルメンツ社に譲渡された、1 990年3月5日付け米国特許出願番号第488,59 0号は、参考文献としてここに完全に含まれ、低電圧で トリガされるSCRを開示し、集積回路のESDを保護 10 するために複数のSCRを使用することに関連するこの 問題および他の問題を克服する。

# [0004]

【解決するべき課題】ESD保護に使用した従来の回路 と構造は、高レベルのESDストレスに耐えることがで きる。しかし、集積回路技術が発達するにしたがって、 保護が必要な素子は、使用される保護素子のトリガ・レ ベルよりも低い電圧レベルで故障する可能性があり、こ れによって改良されたESD保護素子と回路に対する必 要性が生じる。同様に、集積回路にBiCMOS技術が 多く使用されることによって、これらの回路におけるE SD保護の必要性もまた生じる。

【0005】したがって、本発明の目的は、集積回路用 の新規で改良されたESD保護素子を提供することであ る。本発明の他の目的は、低電圧でトリガするESDの 保護素子を提供することである。本発明の他の目的は、 一次ESD保護素子をトリガする回路を提供することで ある。

【0006】本発明のさらに他の目的は、BiMOS技 術で実行することのできるESD保護素子を提供するこ 30 とである。

# [0007]

【課題を解決する手段】上述およびその他の目的は、静 電放電保護回路によって実現され、この静電放電保護回 路は一次保護スイッチを含み、このスイッチは高レベル の電圧ストレスに耐える低電圧トリガ素子によって起動 される。この一次保護スイッチは、パイポーラ・トラン ジスタまたは半導体制御整流器を有することができる。 このトリガ索子は、保護が必要な出力回路素子と同じタ イプの素子であることが好ましい。

# [0008]

【実施例】本発明を添付図面を参照して説明する。図1 は、従来技術による集積回路用ESD保護構成のプロッ ク図を示す。パッド10は、集積回路チップの入力パッ ドまたは出力パッドのいずれかである。これは、ESD 事象が発生する可能性が高い点を示す。一般的な集積回 路チップ・パッケージは複数のこのようなパッドを有 し、かかる場合、このようなパッドの各々に対してES D保護回路が設けられる。 部品14は一次保護回路を示 し、前述のように、この回路は一般的に高ESDストレ 出力では受け入れられないが、それは一般的に出力抵抗 50 スに耐えられるスイッチである。この一次保護素子14

は、一般的に保護された集積回路19に故障が生じる電 圧よりも高いトリガ電圧を有するが、その理由は、この 素子14がESDストレスに耐える能力が高いためであ る。集積回路19は、1つの素子、または多数の案子を 有し、これらは一次保護索子14のトリガ電圧と比較し て比較的低い電圧で故障する。実際の用途では、通常こ の素子は、場合によって、入力トランジスタまたは出力 トランジスタである。したがって、回路の入力に対する 適切なESDの保護には、二次保護素子すなわち回路1 2が含まれ、この回路は、ESD事象の期間中、一次素 10 子のトリガ電圧が達成されるまで、保護を行うように設 計される。この二次保護索子は直列抵抗18を有し、一 次保護素子路14にかかるトリガ電圧の構築を支援する ことができる。しかし、この抵抗のこめ、二次保護素子 は、一般的に回路の入力でのみ使用される。この抵抗が 必要なことによって、出力ではその使用が禁止されると 考えられる。したがって、ESD保護は、しばしば出力 には設けられていない。

【0009】本発明のESD保護回路を図2のプロック 図で示す。したがって、図2の回路は、リード16によ って集積回路19に接続された接触パッド10を有す る。一次保護素子14は、このパッド10とアース、す なわちVssまたは、場合によって、他の適当な接続点 との間に接続される。この一次保護素子14は、高いE SDのストレスに耐えることができるスイッチである。 トリガ素子13aは、パッド10とアースとの間に接続 される。本発明の保護回路は、このトリガ素子13aの 出力電流を使用して接続部13を介して一次保護素子1 4をトリガする。一次保護素子14とトリガ素子13a を正しく構成することによって、ESD保護回路が設け 30 られ、この回路において、一次保護素子は低電圧でこの 回路に切り替えられ、これによって、それ以外の場合よ りも低い電圧レベルで高いESDのストレスに耐える能 力が与えられる。本発明のESD保護は実質的に直列抵 抗を必要としないので、本発明を使用して入力と出力の 両方にESD保護を行うことができる。ESD保護回路 の種々の部品の設計によって、二次保護絶縁抵抗18を 設け、開示した実施例に関して以下で説明するように、 保護される回路19からパッド10とESD保護回路を 絶縁するのが有利である。

【0010】図3は、本発明の1実施例の回路図が示 す。一次保護素子14は、本実施例では、パイポーラ n - p - n トランジスタ21として示され、このトランジ スタのコレクタは集積回路チップのパッド10に接続さ れ、エミッタはVssに接続され、これはアースであ り、ペースはNMOSトランジスタ22のソースに接続 される。NMOSトランジスタ22のドレインも、また パッド10に接続される。NMOSトランジスタ22の ソースも、また抵抗23に接続される。NMOSトラン ジスタ22と抵抗23は共に、トリガ式一次保護索子1 50 が、BiCMOS技術によって実行される保護された集

4用のトリガ素子を形成し、さらに二次ESD保護素子 を設けるように構成することもできる。しかし、本発明 によれば、一般的に二次保護素子は必要ではないが、そ の理由は、一次保護素子がこのように低電流レベルでト リガされるからである。 パッド10は、まこ保護された 集積回路19に接続され、この集積回路は、ここではN MOSトランジスタ24として示す。一般的な集積回路 構成では、ESDのストレスに最も影響されやすい素子 は、NMOS出力トランジスタ24のような入力トラン ジスタおよび出力トランジスタである。トリガ素子12 は、保護が必要な出力トランジスタ24と同じタイプの 素子であることが好ましい。

【0011】ESD事象の場合、パッド10の電圧が上 昇する。もし正しく構成され、ある種のESDストレス に耐える能力があるNMOSトランジスタ22を有する ならは、二次保護素子は、あるESDの電圧レベルで導 通するように駆動される。NMOSトランジスタ22の ソースはパイポーラ・トランジスタ21のペースに接続 され、その結果、ESD事象の結果生じる電流によっ て、パイポーラ・トランジスタ21が駆動されて導通す るが、このパイポーラ・トランジスタ21は、これが通 常オンする電圧およびNMOSトランジスタ24が故障 する電圧レベルの両方より低い電圧で実質的なESDの ストレスに耐えるサイズである。この特定の実施例で は、NMOSトランジスタ22およびNMOS出力トラ ンジスタ24のゲートは接続され、主に寸法によって制 御される生き (stet) NMOSトランジスタ22を 起動する。この構成では、もしNMOSトランジスタ2 2のチャンネル長さが、出力トランジスタ24のチャン ネル長さよりも短いならば、NMOSトランジスタ22 の降伏電圧は、出力トランジスタ24よりも低く、これ によって出力トランジスタ24の降伏電圧よりも低い電 圧レベルでトランジスタ22が導通することを保証す る。トランジスタ22に対しては、より低い降伏電圧が 望ましいが、これが必要だという訳ではない。先ず問題 になるのは、トランジスタ22が十分な電流を発生して 一次素子14をトリガする前に、トランジスタ24に対 する破壊しきい値を超えないことである。本発明の精神 と範囲から逸脱することなく、代替の構成を使用して同 様の結果を実現することができることは明らかである。 所望のESD回路の保護に対する特定の要求によって、 本構成のトリガ素子13aは、一次保護素子14をトリ ガすることとESDの二次保護を行うことの両方を行う ように設計することができ、またESDの一次保護に対 するトリガのみとして機能し、かつそれ自身もし行うと しても二次保護は殆ど行わないように設計することもで きることも明らかである。本発明は、集積回路内にES D保護を設ける場合、設計者に大きい柔軟性を与える。

【0012】図4は、図3の回路の概略/断面図である

5

積回路19は含んでいない。図示の素子30は、ここで はp型基板である第1導電型の基板31を有する半導体 を有し、かつこの基板内にここではn型のウェルである 第2導電型のウェル32を有すると共に、この井戸32 内にここではp型である第1導電型のベース33を有す る。高濃度にドーピングした第2導電型の領域34がベ ース33内に置かれ、領域34、ペース33、およびウ ェル32によって構成される縦型パイポーラn-p-n トランジスタ21を設ける。このペース領域33は抵抗 コンのような、いずれの便利な種類の構成でもよい。抵 抗33は、ペース領域33の一部として集積化してもよ い。領域34もまたVssに接続する。ウェル領域32 はトランジスタ22のパッド10とロレイン領域37に 接続される。トランジスタ22のソース領域36は、バ イポーラ・トランジスタ21のベース領域33に接続さ れる。NMOSトランジスタ22のゲート38は出力ト ランジスタ24 (図4には示さず) のゲートに接続する ことができ、または、そうでなければ、特定の回路構成 ではESD保護素子の正しい機能を提供するように要求 20 され、またはこれを提供することが適当である。

【0013】図5は本発明の他の実施例の回路図であ り、ここでは一次保護素子14としてSCRを使用す る。本実施例の構成と図3の構成は、この実施例中の一 次ESD保護素子がリード13を介してトランジスタ2 2の出力電流によってトリガされるようにSCRが接続 される点を除いて、全ての点で同一である。他の全ての 点で、この保護素子の動作は、図3と同様である。図6 は、BICMOS技術によって実行される図5に示す実 1導電型の別の領域45を有してNMOSトランジスタ の出力電流によってトリガされるSCRを設けている点 を除いて、これの構造と動作もまた図4の構造と動作と 同じである。

【0014】本発明を、BICMOS技術によって実行 される開示の実施例を参照して説明したが、この説明 は、実例としてのみ行われたものであり、限定する意味 で構成されたものではないことが理解すべきである。本 発明は、例えば、CMOSのような他の集積回路技術に よって実行することもできる。本発明の実施例の細部の 40 回路。 多くの変更、および本発明の他の実施例は、本発明を参 照する場合、当業者にとって明らかであり、またこれら の当業者によって実行されることも理解できる。例え ば、素子の設計に伴う変更の場合、nチャンネル・トラ ンジスタをpチャンネル・トランジスタに置き換えるこ ともできる。また、トリガ素子のトリガ特性は、必要に 応じて、特定の設計上の要求に一致するように調整する ことができる。このような全ての変更と他の実施例は、 上で特許を請求した本発明の精神と真の範囲に包含され る。

【0015】以上の記載に関連して、以下の各項を開示

- 1. 静電放電保護回路において、上記の回路は:低電圧 トリガ素子に接続され、この素子によってトリガされる 一次保護スイッチによって構成されることを特徴とする 回路。
- 2. 上記の一次保護スイッチは、バイポーラ・トランジ スタであることを特徴とする上記1項記載の回路。
- 【0016】3. 上記の低電圧トリガ素子は、保護され 23を介してVssと接続され、この抵抗は多結晶シリ 10 る素子と同種のトランジスタによって構成されることを 特徴とする上記1項記載の回路。
  - 4. 上記の低電圧トリガ素子は、所定のレベルの静電放 電電圧ストレスに耐えることを特徴とする上記3項記載 の回路。
  - 5. 上記の一次保護スイッチは、半導体制御整流器であ ることを特徴とする上記1項記載の回路。
  - 【0017】6. 上記の低電圧トリガ素子は、所定のレ ベルの静電放電電圧ストレスに耐えることを特徴とする 上記 5 項記載の回路。
  - 7. 上記の低電圧トリガ素子は、上記の半導体制御整流 器のアノードに接続されることを特徴とする上記5項記 載の回路。
    - 8. 上記の低電圧トリガ素子は、上記の半導体制御整流 器のカソードに接続されることを特徴とする上記5項記 載の回路。

【0018】9. それぞれ入力パッドと出力パッドに接 続された入力素子と出力素子;上記の出力素子の内少な くとも1つとの中間に接続された一次保護スイッチ;お よび静電放電事象に応答して一次保護スイッチをトリガ 施例の概略/断面図である。高濃度にドーピングした第 30 する低電圧トリガ素子によって構成されることを特徴と する集積回路。

> 【0019】10. 上記の一次保護スイッチは、バイポ ーラ・トランジスタによって構成されることを特徴とす る上記9項記載の集積回路。

- 11. 上記の低電圧トリガ素子は、上記の少なくとも1 つの出力素子と同じタイプの素子であることを特徴とす る上記10項記載の集積回路。
- 12. 上記の少なくとも1つ出力素子は、NMOSトラ ンジスタであることを特徴とする上記11項記載の集積
- 【0020】13、上記の一次保護スイッチは、半導体 制御整流器によって構成されることを特徴とする上記9 項記載の集積回路。
- 14、上記の低電圧トリガ素子は、上記の少なくとも1 つの出力素子と同じタイプの素子であることを特徴とす る上記13項記載の集積回路。
- 15、上記の出力素子の内少なくとも1つは、NMOS トランジスタであることを特徴とする上記14項記載の 集積回路。
- 【0021】16.上記の低電圧トリガ素子は、所定の

7

レベルの静電放電電圧ストレスに耐えることを特徴とする上記9項記載の集積回路。

17. 上記の低電圧トリガ素子は、上記の半導体制御整 流器のカソードに接続されることを特徴とする上記13 項記載の集積回路。

# 【図面の簡単な説明】

【図1】従来技術のESD保護回路のプロック図であ ろ

【図2】本発明によるESD本発明回路のプロック図である。

【図3】図4にまた示す本発明の1実施例の等価回路図である。

【図4】図3に示す本発明の実施例の概略/断面図である。

【図5】図6にまた示す本発明の別の実施例の等価回路 図である。

【図6】図5に示す本発明の実施例の概略/断面図である。

【符号の説明】

- 10 パッド
- 12 二次保護回路
- 14 一次保護回路
- 13a トリガ素子
- 18 直列抵抗
- 19 集積回路
- 21 パイポーラn-p-nトランジスタ

8


- 22 NMOSトランジスタ
- 10 24 NMOSトランジスタ
  - 30、40 素子
  - 31、41 第1導電型の基板
  - 32 第2導電型のウェル
  - 33 第1導電型のペース
  - 34 第2導電型の領域
  - 36 トランジスタ22のソース領域
  - 38 NMOSトランジスタ22のゲート

【図2】


45 第1導電型の領域

[図1]







【図3】



【図4】



【図6】



[図5]

